PCIe (Peripheral Component Interconnect express) 是一種高速串行計算機擴展總線標準，屬于高速串行點對點雙通道高帶寬差分傳輸，有效提高數(shù)據(jù)傳輸?shù)乃俣群蜏蚀_性，PCIe協(xié)議下的參考時鐘基本為100MHz HCSL(High-speed Current Steering Logic）電平接口時鐘，要求確保數(shù)據(jù)傳輸?shù)恼_性和穩(wěn)定性，解決時鐘抖動、偏移和噪聲問題。比如，PCIe Gen3 要求收發(fā)端參考時鐘頻率穩(wěn)定性在±300ppm以內(nèi)、RMS抖動不超過1.0ps，Gen5要求頻率穩(wěn)定性±100ppm以內(nèi)、RMS抖動不超過0.15ps：

一、PCIe時鐘架構

PCIe 時鐘架構是指 PCIe 系統(tǒng)中收發(fā)端設備給定參考時鐘的方案。PCIe 有 3 種時鐘架構，分別為：

1. Common Clock Architecture (即常說的CC架構)；

2. Separate Clock Architecture;

3. Data Clock Architecture;

其中Common Clock Architecture (CC架構)是最通用參考時鐘架構，其特點是在收發(fā)鏈路兩端共享同一個參考時鐘。

二、幾種PCIe（100MHz HCSL）時鐘輸出的實現(xiàn)方法和參考設計

1.使用有容微GM5528或GM5508時鐘清抖器/時鐘產(chǎn)生器芯片輸出HCSL 100MHz時鐘

GM5528/GM5508輸出HCSL 100MHz時鐘的相噪/抖動測試

GM5528/GM5508輸出HCSL 100MHz 抖動數(shù)據(jù) vs PCIe時鐘標準要求

可見：GM5528/GM5508輸出的HCSL 100MHz時鐘符合PCIe Gen1/2/3/4/5/6 （CC）標準

（*說明：GM5528支持多達14路輸出，GM5508支持多達8路輸出）

2.使用有容微GM5351A時鐘產(chǎn)生器芯片輸出HCSL 100MHz時鐘

    GM5351A時鐘產(chǎn)生器芯片本身是3路2.5KHz-250MHz之間任意頻率的單端輸出，但是可以使用雙通道（一般使用CLKout0和CLKout1，因為這兩路輸出PIN腳相鄰便于設計）做反相配置實現(xiàn)HCSL的差分輸出，且達到PCIe Gen2/Gen3標準：

GM5351A輸出HCSL 100MHz 抖動vs PCIe時鐘標準要求

3.使用有容微GM50301/GM50304時鐘緩沖器芯片輸出HCSL 100MHz時鐘

GM50301/GM50304輸出HCSL 100MHz抖動測試

可見：GM50301/GM50304輸出的HCSL 100MHz時鐘符合PCIe Gen1/2/3/4/5/6 （CC）標準

（*說明：GM50301支持多達10路HCSL 100MHz輸出，GM50304支持多達4路HCSL 100MHz輸出）

查看原文