時(shí)鐘芯片屬于細(xì)分領(lǐng)域市場(chǎng)的模擬混合信號(hào)芯片。由于其應(yīng)用的獨(dú)特性和專業(yè)性，大眾對(duì)時(shí)鐘芯片的關(guān)注度和了解較少。隨著高速數(shù)據(jù)通信的發(fā)展、5G網(wǎng)絡(luò)的普及和國(guó)產(chǎn)芯片替代趨勢(shì)，時(shí)鐘芯片開始贏得越來(lái)越多的關(guān)注。時(shí)鐘芯片是高性能通訊系統(tǒng)中必不可少的核心芯片，其性能及可靠性直接影響著通訊系統(tǒng)的主要性能和系統(tǒng)穩(wěn)定性。

高速數(shù)據(jù)通信為了降低誤碼率，需要保持盡可能低的系統(tǒng)抖動(dòng)及時(shí)鐘抖動(dòng)。5G網(wǎng)絡(luò)需要更大容量、更低延遲的前傳和回傳解決方案，因此需要大量的時(shí)鐘芯片（如時(shí)鐘發(fā)生器、時(shí)鐘緩沖器、時(shí)鐘去抖芯片、網(wǎng)絡(luò)同步器和振蕩器等）來(lái)提供必要的時(shí)鐘發(fā)生和分配功能。通信感知一體化和時(shí)空同步技術(shù)分別是未來(lái)6G通信網(wǎng)絡(luò)的發(fā)展方向和核心技術(shù)之一，也對(duì)時(shí)鐘芯片的分辨率、準(zhǔn)確度、穩(wěn)定性以及時(shí)間同步技術(shù)提出了越來(lái)越嚴(yán)格的要求。

我們?cè)谶@里先對(duì)時(shí)鐘芯片中最基本、用途很廣的時(shí)鐘緩沖芯片來(lái)做一個(gè)簡(jiǎn)單介紹。幾乎所有的電子系統(tǒng)都需要對(duì)系統(tǒng)中的很多芯片提供多個(gè)時(shí)鐘信號(hào)，以建立該系統(tǒng)的運(yùn)行節(jié)奏。這些時(shí)鐘信號(hào)通常由石英晶體產(chǎn)生，頻率范圍可以從幾MHz到幾百M(fèi)Hz。系統(tǒng)中的很多芯片都需要這些時(shí)鐘信號(hào)，但是如果在設(shè)計(jì)中采用多個(gè)獨(dú)立的晶體時(shí)鐘源給不同的芯片提供時(shí)鐘信號(hào)，會(huì)提高系統(tǒng)成本，增大電路板面積，而且會(huì)帶來(lái)時(shí)間同步的問題，好的系統(tǒng)設(shè)計(jì)會(huì)選擇使用單一主時(shí)鐘振蕩器作為時(shí)鐘源，再將時(shí)鐘信號(hào)通過時(shí)鐘緩沖分配給整個(gè)系統(tǒng)中的各個(gè)芯片。時(shí)鐘振蕩器通常不能支持所有負(fù)載，而且驅(qū)動(dòng)能力有限，很難驅(qū)動(dòng)連接信號(hào)源與負(fù)載之間的電路布線或電纜。不同的芯片由于工藝制程、封裝形式以及工作電壓等不同，對(duì)時(shí)鐘信號(hào)的格式、電平以及驅(qū)動(dòng)能力有不同的要求，所以時(shí)鐘緩沖的主要功能需要包括時(shí)鐘信號(hào)復(fù)制、時(shí)鐘信號(hào)格式轉(zhuǎn)換和時(shí)鐘信號(hào)電平轉(zhuǎn)換。

隨著系統(tǒng)要求的不斷提升，使用時(shí)鐘緩沖首先要面對(duì)的問題是：增加時(shí)鐘緩沖會(huì)不會(huì)對(duì)時(shí)鐘鏈路上的時(shí)鐘信號(hào)造成惡化？使用時(shí)鐘緩沖器應(yīng)該注意些什么問題？

圖1

理想和實(shí)際的時(shí)鐘信號(hào)在時(shí)域和頻域中分別如圖1所示?，F(xiàn)實(shí)中的時(shí)鐘信號(hào)會(huì)圍繞其標(biāo)稱頻率產(chǎn)生一些相關(guān)的抖動(dòng)和微小的時(shí)序變化，相當(dāng)于在頻域中的相位噪聲。

圖2

實(shí)際應(yīng)用中，輸入的時(shí)鐘信號(hào)在經(jīng)過時(shí)鐘緩沖后，輸出的時(shí)鐘信號(hào)的抖動(dòng)一定會(huì)增加（如圖2所示），增加的數(shù)量由附加抖動(dòng)來(lái)衡量。附加抖動(dòng)的定義是器件本身為輸入信號(hào)增加的抖動(dòng)值。計(jì)算公式為：

高性能的時(shí)鐘緩沖的核心指標(biāo)之一就是附加抖動(dòng)。時(shí)鐘緩沖的附加抖動(dòng)越低，由于時(shí)鐘緩沖本身而引起的時(shí)鐘信號(hào)的惡化程度就越低，輸出的時(shí)鐘信號(hào)質(zhì)量就越高。注意在高性能時(shí)鐘緩沖的附加抖動(dòng)指標(biāo)的測(cè)量中，一定要使用專業(yè)的信號(hào)分析儀和高性能低抖動(dòng)的輸入信號(hào)源。高性能時(shí)鐘緩沖的噪底通常都低于一般的頻譜分析儀的測(cè)量范圍，正確的附加抖動(dòng)的測(cè)量需要專業(yè)的信號(hào)分析儀，如E5052B等。為了準(zhǔn)確測(cè)量附加抖動(dòng)，使測(cè)量結(jié)果不受或盡量減少測(cè)量不確定性影響，一定要使用低抖動(dòng)的清潔輸入源來(lái)進(jìn)行附加抖動(dòng)測(cè)量。抖動(dòng)值過高的低質(zhì)量輸入源不僅會(huì)增加測(cè)量誤差，有時(shí)甚至?xí)?dǎo)致錯(cuò)誤的測(cè)量結(jié)果。

接下來(lái)我們來(lái)看幾個(gè)高性能單端輸出時(shí)鐘緩沖的相位噪聲和附加抖動(dòng)測(cè)量的實(shí)例：

圖3  某主流國(guó)外廠商時(shí)鐘緩沖相噪測(cè)試圖

圖3是某主流國(guó)外廠商的高性能單端輸出時(shí)鐘緩沖芯片的相位噪聲和抖動(dòng)的測(cè)試結(jié)果，時(shí)鐘緩沖引起的附加抖動(dòng)的計(jì)算如下：

圖4  另外一家主流國(guó)外廠商時(shí)鐘緩沖相位噪聲測(cè)試圖

圖4是另外一家主流國(guó)外廠商的高性能單端輸出時(shí)鐘緩沖芯片的相位噪聲測(cè)試結(jié)果。時(shí)鐘緩沖輸出信號(hào)在1M/10M偏頻的相位噪聲分別是-162/-160.9 dbc/Hz。該芯片數(shù)據(jù)手冊(cè)表明在156.25MHz 的輸入條件下，附加抖動(dòng)的典型值為30fs。一般的頻譜分析儀的噪底高于高性能時(shí)鐘緩沖的噪底。正確測(cè)量時(shí)鐘緩沖的相噪和附加抖動(dòng)需要專業(yè)的信號(hào)分析儀。

圖5 國(guó)產(chǎn)廠商無(wú)錫有容微電子時(shí)鐘緩沖GM50101的相位噪聲測(cè)試圖

圖5是國(guó)產(chǎn)廠商無(wú)錫有容微電子高性能單端輸出時(shí)鐘緩沖芯片GM50101的相位噪聲測(cè)試結(jié)果。時(shí)鐘緩沖輸出信號(hào)在1M/10M偏頻的相位噪聲是-162.9/-164.3 dbc/Hz，時(shí)鐘緩沖的附加抖動(dòng)是32fs。測(cè)試數(shù)據(jù)表明GM50101的附加相位噪聲和附加抖動(dòng)指標(biāo)均優(yōu)于前兩家國(guó)際主流時(shí)鐘緩沖。輸入信號(hào)頻率越高，輸出的附加抖動(dòng)越小。該芯片的數(shù)據(jù)手冊(cè)表明在156.25MHz 的輸入條件下，附加抖動(dòng)的典型值是30fs。

隨著國(guó)產(chǎn)芯片替代潮的到來(lái)，越來(lái)越多優(yōu)秀的國(guó)內(nèi)芯片企業(yè)和國(guó)產(chǎn)芯片在半導(dǎo)體產(chǎn)業(yè)鏈的各個(gè)環(huán)節(jié)涌現(xiàn)出來(lái)，產(chǎn)品性能指標(biāo)達(dá)到甚至優(yōu)于國(guó)外主流廠商的的芯片會(huì)越來(lái)越多，有能力和國(guó)外芯片巨頭正面競(jìng)爭(zhēng)的優(yōu)秀國(guó)內(nèi)芯片企業(yè)會(huì)越來(lái)越多，這將成為未來(lái)芯片市場(chǎng)競(jìng)爭(zhēng)的常態(tài)。